Diseño de una plataforma experimental de ecualización activa de celdas de litio

Integrantes

Sebastián Ezequiel García
Padrón: 103780
sebgarcia@fi.uba.ar

Denise Oriana Viltes
Padrón: 106943
dviltes@fi.uba.ar

Tutora

Dra. Cecilia G. Galarza
cgalar@fi.uba.ar

Cotutor

Ing. Juan Zuloaga
jzuloaga@fi.uba.ar

Índice

1. Marco teórico **2**

2. Diseño del circuito **2**
2.1. Esquema base 3
2.1.1. *Switch* de las celdas 4
2.1.2. *Switch* de los bancos 6
2.2. Cambios funcionales 7
2.2.1. Incorporación de tierra flotante 7
2.2.2. Pruebas con *delay* en la entrada 7
2.2.3. Resistencias del nodo de *gate* de los N-MOSFET 8
2.2.4. Selección de componentes 9
2.3. Simulaciones en masa 10

3. Prototipo **10**
3.1. Diseño del prototipo 10
3.1.1. Diseño del esquemático 11
3.1.2. Diseño del PCB 11
3.2. Controlador para el prototipo 11
3.2.1. Diseño inicial del controlador para el prototipo 11
3.2.2. Código 11
3.3. Implementación 11
3.4. Mediciones 11

4. Circuito final **11**

1. Marco teórico

–>Ver propuesta, baterias, ecualizacion pasiva y activa

2. Diseño del circuito

El circuito propuesto surge a partir del trabajo de [1], donde se implementa una plataforma de ecualización activa mediante el método de *bypass*. En este contexto y con el fin de unificar la terminología de este informe, se denomina *celda* a la unidad de almacenamiento que convierte energía química en energía eléctrica constituida por un ánodo y un cátodo. Cada una de estas celdas se conecta a un circuito para habilitar o deshabilitar, al cual llamaremos *switch*. Por otro lado, el conjunto de celdas conectadas en paralelo se denomina "banco", cada uno cuenta con su propio *switch* para asegurar la continuidad del circuito. Se conectan los bancos en serie formando una matriz, como se ve en la figura 1, a la cual se designa como "batería". En esta plataforma, se trabajará con celdas de 3,3 V.



Figura 1: Esquema de la matriz de celdas propuesta.[1]

Ambos grupos, el de celdas y el de los *switches* se unifican mediante el contro-

lador formando la plataforma experimental de la figura 2. Para mayor claridad se denominaron “bus positivo” al nodo del terminal positivo de la celda y “bus negativo” al nodo conectado al *drain* de los MOSFETs.



Figura 2: Esquema de la plataforma experimental adaptado de [1].

El principio de funcionamiento de la matriz consiste en encender o apagar los *switches* de cada celda para lograr la tensión deseada en la salida del circuito. El controlador se encarga de dicha mecánica y de seleccionar a los bancos más apropiados para alcanzar la tensión objetivo.

2.1. Esquema base

La figura 3 muestra cómo fue el planteo original del circuito.



Figura 3: Circuito obtenido de [1].

Este esquema presenta dos partes con funciones diferentes. El lado izquierdo corresponde al circuito responsable de prender y apagar cada celda. A su vez, el derecho es similar para los bancos. En ambos casos a modo de llave se usa un transistor MOSFET junto con TBJs para sus respectivas etapas de control.

2.1.1. *Switch* de las celdas

El circuito de las celdas consta de un N-MOSFET en serie con la celda. De esta forma, al encender el MOSFET se cierra la malla y se obtiene como salida la tensión de la celda. Para lograr esto con éxito es crucial que la tensión R_{DS} del transistor sea lo más chica posible. El otro caso es con el MOSFET apagado, dejando a la celda en una malla abierta, apagándola.

Por otro lado, también se tiene la etapa de control, la cual recibe una señal de entrada y su negada, que definen si se debe prender o apagar el sistema. En las figuras 4a y 4b se pueden ver ambos casos.



(a) (b)

Figura 4: Circuitos de una celda encendida (a) y apagada (b).

Cuando se recibe la señal de encendido ($IN = 1$) como en la figura 4a, se enciende directamente el TBJ NPN Qij_1, el cual a su vez enciende el PNP Qij_2. Esto implica un aumento de tensión en el nodo de *gate* del MOSFET, permitiendo conducción a través de él. Esto se mantiene así hasta que el capacitor MOS se carga, cortando el paso de la corriente a través de Qij_2. Como se mencionó previamente, con el MOSFET prendido se obtiene la tensión de la celda a la salida.

Con respecto a las resistencias, sus ubicaciones y valores cumplen un rol específico. En un principio, las resistencias en las bases de los TBJs (R_1 y R_6) están para limitar la corriente que entra a la base de los transistores. Por otro lado, las resistencias R_2 y R_3 tienen valores elevados de forma tal que la corriente de colector del TBJ NPN Qij_1 se reducida en valor. Esto último es crucial, dado que la etapa de control también está siendo alimentada por las mismas celdas por lo que se busca minimizar la potencia consumida en dicha etapa. De forma similar se toman los valores de las resistencias R_4 y R_5: se buscan valores elevados para que la corriente circulando a través de Qij_2 sea chica, pero no tan elevado como para realentizar excesivamente la descarga del capacitor MOS cuando se apaga la celda.

Con estas consideraciones en mente, se tiene el otro caso, el de apagar de la figura 4b, el cual funciona de forma más simple. Qij_1 y Qij_2 están apagados pero sí se enciende Qij_3. Con este TBJ, el *gate* del MOSFET tiene conexión a tierra, permitiendo su descarga. De esta forma se lo puede apagar y abrir la malla que

contiene a la celda.

Finalmente, se tiene el diodo *zener*. Su rol es de protección: si por alguna falla, la tensión toma un valor demasiado elevado, se puede eliminar el pico a través del *zener* y descargarlo a tierra por el transistor Qij_3. De esta forma, dicho pico de tensión no se propaga por el circuito ni afecta a la salida del sistema.

2.1.2. *Switch* de los bancos

El *switch* de cada banco solo entra en funcionamiento cuando todas las celdas del banco se encuentras apagadas. Encender S_i permite garantizar la existencia de un camino eléctrico entre las celdas previas ($S_{(i-n)}$) y los terminales de la batería. El *switch* tiene dos estados posibles: en caso de apagarse las celdas, éste se debe encender; de otro modo, en caso de hallarse al menos una celda encendida se deberá mantener el *switch* apagado.

El P-MOSFET debe accionarse según el estado de las celdas del banco evitando el solapamiento con el N-MOSFET de cualquier celda. Al momento de encenderse, se deben apagar las celdas y luego se procede a habilitar el *switch* del banco. En caso contrario es necesario tomar medidas más cautelosas, al encender las celdas es obligatorio tener el P-MOSFET apagado, pero su conmutación no es instantánea, y en estos instantes aún existe conducción, dando lugar a la posibilidad de tener dos caminos uno por S_i y otro por S_{ij}. La velocidad de conmutación del *switch* depende de la velocidad de descarga de su compuerta, por lo tanto, para mejorar este aspecto se encuentra el JFET. Éste solo entra en funcionamiento cuando se apaga el P-MOSFET, y ofrece un camino de menor impedancia para descargar la compuerta del P-MOSFET, logrando acelerar la conmutación de *switch*.

A nivel circuital, planteando como estado inicial el circuito apagado, tenemos en el *gate* aproximadamente la tensión de la celda obteniendo un $v_{gs} \simeq 0$. Por lo tanto, para encender el P-MOSFET 5a, se inyecta un pulso positivo en la base de Q_{i1}, esto provoca que baje la tensión del nodo colector del mismo, obteniendo un V_{GS} más negativo el cual enciende el *switch*. Luego, para apagar el switch, se necesita un pulso negativa en la entrada del Q_{i1}, volviendo a subir la tensión a el nivel de celda,



(a) (b)

Figura 5: Circuitos de un banco encendido (a) y apagado (b).

2.2. Cambios funcionales

Al circuito descrito previamente se le aplicaron sucesivos cambios. El principal problema es que en algunos aspectos fallaba y no cumplía correctamente su rol de ecualizador. Algunos de los cambios fueron hechos para corregir dichos problemas, mientras que otros simplemente para mejorar el funcionamiento del sistema en ciertos aspectos.

En un principio, debe hacerse la aclaración de cómo se toma la salida. La salida es diferencial, tomando la tensión entre los buses positivo del último banco y el negativo del primero. Importante notar que en el circuito original no hay tierra en la malla de salida. Este fue una de los primeros problemas que se detectó y se corrigió.

2.2.1. Incorporación de tierra flotante

2.2.2. Pruebas con *delay* en la entrada

Otro inconveniente que se tenía fue la presencia de picos de corriente de las celdas. en el instante del *switcheo*. Cabe destacar que estos picos aparecían solamente en las

celdas pero no se veían reflejados en la salida. A su vez, se daba cuando se pasaba de todas las celdas del banco apagadas, es decir, todos los N-MOSFETs abiertos, a al menos una prendida.

[PONER GRAFICO DEL PICO DE CORRIENTE]

Después de analizar la situación se llegó a la conclusión que esto se debe a que el cambio de los MOSFETs de las celdas y del banco no se daban exactamente a la vez.



Figura 6: Esquemas de la progresión del *switcheo* de una celda y del banco cuando se pasa de todas las celdas del banco apagadas a una prendida.

En la figura 6 se aprecia la progresión de izquierda a derecha de la situación descrita previamente. Se parte de la posición inicial de la figura 6a, donde están los *switches* de las celdas abiertos y el del banco cerrado. Sin embargo, el problema radica en que el cierre de un MOSFET es más rápido que su apertura. Entonces, cuando se da la orden de prender la celda (por ende, abrir el *switch* del banco a la vez), ocurre lo de la figura 6b. Queda formada una malla con muy baja impedancia, siendo las R_{DS} de los dos MOSFETs las únicas resistencias presentes, lo que produce el nombrado pico de corriente en la celda. Una vez se carga el capacitor del P-MOSFET, se transita al esquema 6c, donde se vuelve al funcionamiento correcto.

2.2.3. Resistencias del nodo de *gate* de los N-MOSFET

->Se descarga más rápido el mos, mejorando el problema del delay

2.2.4. Selección de componentes

Para seleccionar los componentes se parte de los propuestos en [1]. Los TBJs y el JFET aun es posible encontrarlos en el mercado y funcionan para las tensiones esperadas en esta matriz, por lo que se mantienen en el circuito final. El resto de los elementos son reemplazados priorizando que estos estén disponibles en el mercado local.

MOSFET

Dado que el componente utilizado en el circuito original es obsoleto, se analizan nuevas opciones, que cumplan con lo pedido en [1],

- Tensión V_{GS} baja, preferentemente mucho menor que la tensión de las celdas.
- MOSFET de potencia. No es un aspecto crítico, pero debe permitir la circulación de corrientes del orden de 1 A, por lo tanto se busca que tenga una $R_{DS_{on}}$ muy baja. Esto permite la circulación bidireccional de corriente con perdidas mínimas.
- Minimizar el calentamiento, se buscan componentes con una resistencia térmica baja o que permitan el uso de disipadores térmicos.

Para el caso de los N-MOSFET, no se encuentran dificultades para encontrar reemplazos, se prueban las opciones, y se selecciona la que ofrece el nivel de tensión esperado en la salida. En cambio esto no sucede para los P-MOSFET, la mayoría de las opciones disponibles tienen un V_{GS} en el rango de [2, 4]V, y otras producen mucho calentamiento. Por lo tanto, los MOSFET que mejor se adecúan al circuito propuesto son,

- **N-MOSFET:** IRLB8721.
- **P-MOSFET:** FDMS6681Z.

En ambos casos, se trata de MOSFET de potencia; en el primer caso es un THT, una opción fácil de conseguir, y en el segundo se trata de un dispositivo SMD que logra cumplir los requerimientos con márgenes ajustados. En condiciones normales de operación, permiten prescindir de disipadores de corriente, evitando condiciones de estrés térmico.

Zener

No se indica en [1] un modelo de diodo Zener; por lo tanto, se elige uno que se adapte a los nuevos parámetros del circuito. Se busca que la tensión nominal del Zener sea lo más cercana a la tensión máxima que permita la celda. La corriente que circule por esta rama se espera que sea despreciable, lo que permite elegir un diodo de baja potencia. Se elige el diodo Zener de $V_z = 3{,}9\,\mathrm{V}$ y $1\,\mathrm{W}$.

Inversor

Para la entrada de control, en el circuito original se propone el uso de un flip flop para generar las señales complementarias en los transistores Q_{ij1} y Q_{ij3}. En este proyecto, para simplificar la implementación se reemplaza el flip flop por una compuerta NOT. Toda la lógica de control se desarrolla en el microcontrolador, por lo tanto las operaciones y secuencias de la lógica digital las trasladamos al dispositivo de control.

El uso del inversor permite reducir los pines GPIO necesarios, controlando ambas entradas del driver de S_{ij} mediante una única señal, eliminando la necesidad de lógica externa.

Para garantizar el funcionamiento correcto del circuito es necesario insertar tiempos muertos durante la conmutación del switch del banco y el de las celdas para evitar estados no deseados durante la conmutación.

2.3. Simulaciones en masa

–>Se simulan distintos casos de configuraciones de celdas
/////////////

3. Prototipo

[Matriz 3×2, uso de celdas 18650 de $3{,}3\,\mathrm{V}$]

3.1. Diseño del prototipo

[Uso de una fuente externa para los LEDs e inversores]

3.1.1. Diseño del esquemático

[LEDs, portapilas, fusibles, *test points*, *jumpers*]

3.1.2. Diseño del PCB

[Placa de 20 cm × 20 cm bifásica]
//////////

3.2. Controlador para el prototipo

[Selección de microcontrolador]

3.2.1. Diseño inicial del controlador para el prototipo

[Primero se apaga lo que se deba apagar y después se enciende lo que se deba encender]

3.2.2. Código

3.3. Implementación

3.4. Mediciones

4. Circuito final

Referencias

[1] T. Kim, W. Qiao, and L. Qu, "Self-x multicell batteries: A system-theoretic analysis," IEEE Transactions on Vehicular Technology, vol. 61, no. 9, pp. 4062–4070, 2012.